# (12)公開特許公報 (A)

(11)特許出願公開番号

特開平10-27769


(43) 公開日 平成10年(1998) 1月27日


(51) Int. CI.		識別記号	庁内整理	番号	F 1			技術表	技術表示箇所	
H 0 1 L	21/301				HOIL	21/78	L			
	27/12					27/12	S			
	33/00					33/00	C			
						21/78	S			
	審査請求	未請求 請求	対項の数5	OL			(全7頁)		7	
(21) 出願番号	特願平8-180913				(71) 出願人	. 000003078	3			
				ŀ		株式会社	東芝			
(22) 出願日	平成8年(1996)7月10日					神奈川県	川崎市幸区堀	川町72番地		
					(72)発明者	新田 康	_			
						神奈川県	川崎市幸区堀	川町72番地	株式会	
							崎事業所内			
					(72)発明者	岡崎 浩	<b>管</b>			
							川崎市幸区堀	川町72番地	株式会	
							崎事業所内			
					(72)発明者		_			
							崎市幸区堀	川町72番地	株式会	
				- 1			崎事業所内			
					(74)代理人	弁理士 3	三好 秀和			
								最終貞	[に続く	

# (54) 【発明の名称】半導体チップとその製造方法

# (57) 【要約】

(関題) サファイア基板表面に窒化ガリウム系化合物 半導体層を有する半導体チップの作製方法において、基 板をチップごとに分離する工程の歩留まりを改善する。 配解決手段1 サファイア基板表面に、窓化ガリウム系 化合物半導体層を有する半導体チップの製造方法におい て、前記サファイア基板裏面に、ドライエッチング法を 用いて分離溝を形成する工程と、前記サファイア基板を 前記分離溝で複数のチップに分離するチップ分離工程と を有する。分離溝にスクライブラインを引いて、この後 に基板を分離しても良い。ドライエッチング法を用いる ため、歩留まりのよい溝加工を行うことができる。ま た、基板分離箇所の基板の厚みを薄くできるので、基板 分離が容易となり、チップ分離工程の歩留まりを改善 することができる。





(2)

### 【特許請求の範囲】

【請求項1】 サファイア基板上に、窒化ガリウム系化 合物半導体層を有する半導体チップの製造方法におい て、

前記サファイア基板裏面に、ドライエッチング法を用い て分離溝を形成する工程と、

前記サファイア基板を前記分離溝でチップごとに分離す るチップ分離工程とを有する半導体チップの製造方法。 【請求項2】 前記チップ分離工程において、

前記サファイア基板を分離する前に、前記分離溝の底部 10 N)系半導体層を用いる青色発光ダイオードは、基板と に、スクライブラインを形成する工程を有する請求項1 に記載の半導体チップの製造方法。

【請求項3】 前記分離溝を形成する工程において、 レジスト膜をエッチングマスクとして用いて前記サファ イア基板裏面をドライエッチングすることを特徴とする 請求項1に記載の半導体チップの製造方法。

【請求項4】 表面に窒化ガリウム系化合物半導体層を 有するサファイア基板の裏面に、ドライエッチング法を 用いて分離溝を形成し、前記分離溝で分離することによ り形成される半導体チップ。

【請求項5】 前記窒化ガリウム系化合物半導体層が、 第1導電型を有する窒化ガリウム系化合物膜と前記第1 導電型と逆の導電型を有する窒化ガリウム系化合物膜と の積層を有する請求項4に記載の半導体チップ。

### 【発明の詳細な説明】

# [0001]

【発明の鷹する技術分野】本発明は、半導体チップに関 し、特にサファイア(Al2Os単結晶)を基板とし、こ の基板上に窒化ガリウム系化合物半導体層を有する半導 体チップとその製造方法に関する。

#### [0002]

【従来の技術】基板上への素子形成が終了すると、通常 ダイサーもしくはスクライバーと呼ばれる装置を用い て、基板は個々のチップに分離される。

【0003】ダイサーは、外周縁にダイヤモンド砥石を 有する薄い円盤状の刃を持つ。この円盤状の刃先をほぼ 垂直な角度で基板面にあて、高速回転させることにより 基板を切断し、個々のチップに分離する。もしくは、刃 先幅よりやや広めの切り込み溝を基板面に形成した後、 チップに分離する。

【0004】スクライバーは、先端にダイヤモンドを有 する針状の刃を持つ。この刃を基板上で往復直線運動さ せ、スクライブラインと呼ばれる極めて細い溝を基板面 に形成する。この後、基板面に外力を加えて、スクライ ブラインで基板を個々のチップに分離する。

#### [0005]

【発明が解決しようとする課題】発光層としてガリウム 砒素(GaAs)、もしくはガリウム燐(GaP)系の 晶材料を基板として用いることが多い。これらの結晶は せん亜鉛構造であり、「110」方向にへき開性を有す

【0006】へき開性を有する基板は、基板面にスクラ イブラインを入れ、外力を加えることで容易にへき関面 に沿って基板を押し割ることができる。よって、スクラ イバー等を用いる従来の方法で歩留まり良く基板を個々 のチップに分離することが可能である。

【0007】一方、発光層として窒化ガリウム(Ga してサファイア (AI2O3単結晶)を用いることが多 い。サファイア基板は、六方晶系の結晶構造を有するた め、へき開性を有さない。この為、基板面にスクライブ ラインを入れても、外力をかけて所望の方向に基板を割 ることは困難である。

【0008】さらに、GaN系半導体層とサファイア基 板は、共にモース硬度が9の硬い材料であるため、従来 のダイサーを用いる方法で基板を切断しようとすると、 切断面にチッピングやクラックが生じやすい。

【0009】透明なサファイア基板の切断面に発生した クラックは、発光層から発せられる光を吸収し、実質的 な発光出力を下げる。また、チップを樹脂でモールドす る際の加熱工程における熱歪により、このクラックが結 晶欠陥の発生要因になる場合もある。切断面のかけら が、発光層につくと電気的なショートを起こし、発光特 性に悪影響を与えることもある。

【0010】このように、サファイア基板上にGaN系 半導体層を有する半導体チップは、従来のチップ分離方 法を用いたのでは工程の歩留まりが悪く、良好な素子特 30 性を得ることが困難であった。

【0011】本発明の目的は、サファイアを基板とし、 基板上に窒化ガリウム系化合物半導体層を有する半導体 チップの製造方法において、チップ分離工程の歩留まり を上げ、併せて素子特性を改善できる半導体チップとそ の製造方法を提供することである。

【課題を解決するための手段】本発明の第1の特徴は、

# [0012]

サファイア基板上に、窒化ガリウム系化合物半導体層を 有する半導体チップの製造方法において、前記サファイ 基板面に外力を加えて、この切り込み溝で基板を個々の 40 ア基板裏面に、ドライエッチング法を用いて分離溝を形 成する工程と、前記サファイア基板を前記分離溝でチッ プごとに分離するチップ分離工程とを有することであ

【0013】上記第1の特徴によれば、サファイア基板 の裏面に分離盪を形成するので、基板分離箇所のサファ イア基板を薄くできる。よって、分離が容易となり、分 離時のクラックやチッピングの発生を抑制でき、チップ 分離工程での歩留まりを上げることができる。また、こ の分離溝をドライエッチング法を用いて形成することに 半導体層を用いる発光ダイオードでは、発光層と同じ結 50 より、基板および基板上の素子にストレスをかけること なく、クラックやチッピングの発生が少ない溝加工を行 うことができる。

【0014】本発明の第2の特徴は、上記チップ分離工 程において、前記サファイア基板を分離する前に、前記 分離溝の底部に、スクライブラインを形成する工程を有 することである。

【0015】上記第2の特徴によれば、チップ分離工程 の際、スクライブラインに応力を集中させることができ るので、より確実に、しかも簡易にサファイア基板をチ ップごとに分離することができる。

【0016】本発明の第3の特徴は、上記分離溝を形成 する工程において、エッチングマスクとしてレジスト膜 を用いて前記サファイア基板裏面のドライエッチングを 行うことである。

【0017】上記第3の特徴によれば、エッチングマス クの作製が容易であり、かつドライエッチングのT程中 に、レジスト膜は、サファイア基板とともにエッチング されるので、マスク除去の工程も省略できる。

【0018】本発明の第4の特徴は、半導体チップを、 表面に窒化ガリウム系化合物半導体層を有するサファイ 20 ア基板の裏面に、ドライエッチング方法を用いて分離溝 を形成し、前記分離溝で分離することにより形成するこ とである。

【0019】上記第4の特徴によれば、チップ分離面に クラックやチッピングの発生が少ない為、これらに起因 する素子特性の劣化が少ない半導体チップを得ることが できる.

【0020】本発明の第5の特徴は、上記第4の特徴に おいて、窒化ガリウム系化合物半導体層が、第1導電型 を有する窒化ガリウム系化合物膜と前記第1導電型と逆 30 の導電型を有する窒化ガリウム系化合物膜との積層を有 することである。

【0021】上記第5の特徴によれば、チップ分離面に クラック等の発生が少ない為、発光される光がこれらに 吸収されることがなく、実質的に発光効率の高い青色発 光ダイオードを得ることができる。

# [0 0 2 2]

【発明の実施の形態】図1 (A) ~図3 (C) は、Ga N系半導体層を発光層として用いた青色発光ダイオード の各チップ作製工程における装置の断面図である。以 下、これらの図面を参照して本発明の実施の形態につい て説明する。

【0023】まず図1(A)~図2(A)を用いて、基 板上に発光ダイオードを形成する工程を説明する。な お、説明の便宜の為、図中、基板の厚みは薄く示してい

【0024】図1(A)に示すように、基板の厚みTo が約350μmのサファイア基板11上に、発光層を形 成する。MOCVD (metal organic c hemical vapor deposition) 50 らに薄くすることも可能であるが、後の工程で電極を形

法を用いて、厚み約4 μmのn型の導電型を有するGa N (以下、n-GaNと記す。) 膜12とさらにその上 に厚み約1μmのp型の導電型を有するGaN(以下、 p-GaNと記す。) 膜13をヘテロエピタキシャル成 長させる。

【0025】エピタキシャル成長条件は、雰囲気圧力を 常圧、基板温度を800℃~1000℃とする。キャリ アガスとしては、水素  $(H_2)$  と窒素  $(N_2)$  の混合ガス を用い、反応ガスとしては、トリメチルガリウム(Ga 10 (CH<sub>3</sub>)<sub>3</sub>)とアンモニア (NH<sub>3</sub>)を用いる。

【0026】n型ドーパントとしてはシリコン(Si) を用いる。このドーパントガスとしてはモノシラン(S i Ha) を用いるとよい。p型ドーパントとしてはマグ ネシウム (Mg) を用いる。このドーパントガスとして は、ビスシクロペンタディエニールマグネシウム(Cp 2 Mg) を用いるとよい。各膜に添加されるドーパント の量は、n-GaN膜12が1×1017~1×1019c m<sup>-3</sup>、p-GaN膜13が1×10<sup>17</sup>~1×10<sup>19</sup>cm -3とする。

【0027】n-GaN膜12とn-GaN膜13は、 同一チャンバー内で、ドーパントガスの種類を替えるこ とで連続して成膜することが可能である。

【0028】次に、図1(B)に示すように、n-Ga N膜12とp-GaN膜13の積層上に、常圧CVD (chemical vapor depositio n) 法を用いて、厚み約0.5 μmのSiO2膜14を 形成する。成膜条件としては、基板温度を300℃~4 50℃とし、キャリヤガスとしてN<sub>2</sub>、反応ガスとして は酸素 (O2) とモノシラン (SiH4) を用いる。

【0029】さらに同図に示すように、SiOs膜14 上にポジ型のレジスト膜15を形成し、露光、現像工程 を経てレジスト膊15をパターニングする。パターンの 平面形状は、一辺が約200μmの矩形とする。このレ ジスト膜のパターンは、後の工程で、個々のチップが有 する発光ダイオードの発光領域を確定する。

【0030】このレジスト膜15のパターンをエッチン グマスクとし、ふっ酸溶液等のエッチング液を用いてS i O2膜14をエッチングする。その後、レジスト膜1 5を除去する。

40 【0031】図1(C)に示すように、反応性イオンエ ッチング (R1E)装置を用いて、前工程で得られたS i O₂障14のパターンをエッチングマスクに用い、p -GaN膜13をドライエッチングする。

【0032】エッチングガスとしては、塩素(Cl<sub>2</sub>) と塩化ホウ素 (BCla) を用いる。p-GaN膜13 のエッチングをオーバ気味に行い、下層のn-GaN膜 12も表面から0.2μm~0.3μmの深さまでエッ チングされるようにする。これにより、確実にn-Ga N膜12面を露出させる。なお、n-GaN膜12をさ

(4)

成し、電流流入を行う必要がある為、低抵抗値が保てる よう、一定以上の膜厚は必要となる。エッチングマスク として用いたSiOz膜14は、この後エッチング除去 する。

【0033】エッチングされなかったp-GaN膜13 とn-GaN膜12の一辺200μmの矩形平面を有す るpn接合領域が、各チップごとに発光ダイオードが有 する発光領域となる。

【0034】図2(A)に示すように、p-GaN膜1 3表面に電極16aを形成する。この工程では、基板表 10 面にスパッタリング法等を用いて、約0.02μmのニ ッケル金(NiAu)合金膜を形成する。その後通常の フォトリソグラフィ工程を用いてp-GaN膜13上に 電極16aを形成する。

【0035】同様に、スパッタリング法を用いて、基板 上に、約0. 4 μmのチタン金(TiAu)合金膜を形 成し、フォトリソグラフィ工程を用いて露出したn-G a N膜 1 2 表面上に電極 1 6 b を形成する。

【0036】次に、図2(B)~図3(C)を用いて、 本実施の形態において最も特徴を有する分離溝を形成す 20 し、この位置で、基板はチップごとに押し割られる。 る工程とチップ分離工程について説明する。

【0037】図2(B)に示すように、サファイア基板 11の裏面全面に、厚み約1 µm~3 µmのポジ型のレ ジスト膜17を形成した後、通常の露光現像工程を経て レジスト膜17をパターニングする。後の工程でサファ イア基板 1 1 をチップごとに分離する際の基板分離箇所 C近傍の基板裏面を露出させる。露出させる基板裏面の サイズは特に限定されないが、例えば、基板分離箇所C を中央にして、幅150 μm程度の領域を露出させると よい。

【0038】図2(C)に示すように、サファイア基板 11の裏面をR1E装置を用いてドライエッチングし、 分離溝18を形成する。このドライエッチング丁程にお いては、基板を表裏反転し、R1E装置の基板台にサフ ァイア基板の裏面がエッチング面となるように設置し、 基板裏面のみをドライエッチングする。

【0039】レジスト膜17のパターンをエッチングマ スクとし、Cl<sub>2</sub>とBCl<sub>3</sub>をエッチングガスとして用い る。サファイア基板11のエッチングは、エッチング面 のガス比率を高くし、エッチング速度を上げてよい。

【0040】図2(C)に示すように、このエッチング 条件のもとでは、レジスト膜17もサファイア基板11 と同様にエッチングされ、エッチングの進行に伴い次第 にその膜厚が薄くなる。

【0041】さらにエッチングが進行すると、図3 (A) に示すように、レジスト膜17のパターンは完全 にエッチングされ消失する。エッチング工程終了後のサ ファイア基板には、レジスト膜17のエッチングマスク で被覆されていなかった部分に、ほぼレジスト膜17の 50 【0051】この結果、従来30%~40%であったチ

障壁に相当する深さの分離溝18が形成される。分離溝 18の底部におけるサファイア基板の厚みTを約100 μmとする。ドライエッチング前の基板厚みToが35 ① μmであるので分離溝の底部の基板の厚みTは最初の 基板の厚みToの1/3以下に相当する。

【0042】次に、サフィア基板11の裏面の基板分離 箇所Cに、スクライバーを用いてスクライブラインを引 く。この工程では、発光層が形成されているサファイア 基板の表面に粘着材のついたプラスチックフィルムを張 り付け、スクライバーのテーブル上にプラスチックフィ ルムを下面にして基板を載せ、直空チャックで固定し、 基板をスクライビングする。

【0043】図3(B)に示すように、分離溝18の底 部のほぼ中央に、溝の深さが約数μmのスクライブライ ン19が形成される。なお、図面中プラスチックフィル ムについては図示を省略している。

【0044】基板をプラスチックフィルムごとスクライ バーから取り外し、この後サファイア基板裏面にローラ で圧力を加える。スクライブライン19に応力が集中

【0045】この時プラスチックフィルムは分離されな いので、これを引き延ばすと、図3(C)に示すよう に、プラスチックフィルム上の個々のチップがそれぞれ 引き離される。

【0046】以上に、GaN系化合物半導体層を発光層 として用いた青色発光ダイオードのチップの作製工程を 例にとり本発明の実施の形態について説明した。

【0047】上述の実施の形態では、サファイア基板1 1の裏面をドライエッチングすることにより、基板分離 30 箇所の基板の厚みを薄くしているので、チップ分離が従 来より容易となる。

【0048】単に、サファイア基板を薄くする目的であ れば、機械的に研磨加工を行うことも可能であるが、サ ファイア基板の硬度が高い為、研磨加工の際、基板にチ ッピングやクラックが生じやすい。

【0049】しかし、上述の実施の形態のようにドライ エッチング法を用いた場合は、サファイア基板の硬度と は関係なく、エッチングガスの選択により基板の厚みを 薄くできる。この際、基板やその上に形成された素子に の精度を特に要求されないので、Clac対するBCla 40 ストレスがかからないので、チッピングやクラックは生 じ難い。

> 【0050】また、上述の実施の形態では、図2(C) に示したようにサファイア基板11の裏面をエッチング する際、レジスト膜17のパターンをエッチングマスク として用い、分離溝18を形成しているので、基板分離 箇所Cの基板の厚みを特に薄くすることができる。基板 がへき開性を有さない場合も、基板の厚みが薄ければク ラックやチッピングの発生を伴わずに高い歩留まりでチ ップ分離が可能となる。

ップ分離工程の歩留まりを、上述の実施の形態の方法を 用いることでほぼ95%以上に改善することが可能とな

【0052】また、上述の実施の形態の方法で作製され る青色発光ダイオードは、基板の分離面にクラックやチ ッピングが少ないので、発光層で出力された光がこれら で吸収や散乱される確率を減らすことができる。又、チ ップ分離工程において、pn接合面にストレスをかける ことが少ない。この結果、例えば発光層のpn接合面 の高発光出力と、5000時間以上の良好な発光寿命を 得ることが可能となる。上述の実施の形態では、基板裏 面をドライエッチングする際、レジスト膜のパターンを エッチングマスクとして用いている。レジスト膜のエッ チングマスクは、サファイア基板とともにエッチングさ れてしまうので、エッチング工程の途中で消失する。エ ッチングマスクが消失した後は、基板の裏面全面がエッ チングされることとなる。基板分離箇所以外の基板の厚 みは、後に続く基板搬送工程等で問題にならない程度の 機械的強度を有する厚みであればよい。なお、レジスト 20 体チップであれば、上述のチップ作製方法を利用するこ マスクをより厚くすれば、基板分離箇所以外の基板匣み をより厚く保つこともできる。

【0053】上述の実施の形態では、ドライエッチング により、基板分離箇所Cのサファイア基板11の厚みT を100 µmにしているが、より薄くすることも可能で ある。この部分の厚みが薄いほど、チップごとの分離は 容易となる。但し、基板全体の厚みも薄くなるので、基 板自体の機械的強度を考慮し、厚みTを80 μm~12 0 μm程度に設定するのが好ましい。

形成する際、ライン形成位置の指標とすることができる ので位置合わせを容易とする効果もある。また、レジス ト膜はドライエッチング工程の途中で消失するのでドラ イエッチング工程後、レジスト剥離工程を省略すること ができる。

【0055】なお、サファイア基板をドライエッチング する際、上述したレジスト膜によるマスクではなく、耐 エッチング性の高いSiOzやニッケル(Ni)やクロ ム(Cr)等のメタルによるエッチングマスクを用いる こともできる。この場合は、マスク下のサファイア基板 40 この分離溝でサファイア基板を各チップに分離する為、 はエッチングされないので、マスク下は、ドライエッチ ング前の基板の厚みを維持し、基板分離箇所を含む領域 のみをより選択的にエッチングすることが可能となる。 よって、サファイア基板の機械的強度を維持しながら、 分離が必要な箇所のサファイア基板のみをさらに薄くす ることも可能となる。

【0056】図4(A)は、レジスト膜のマスクを用い てサファイア基板をドライエッチングする方法により作 製される発光ダイオードのチップ単体の斜視図である。 図4(B)は、メタルマスクを用いてサファイア基板を 50 【図2】本発明の実施の形態であるGaN系の発光層を

ドライエッチングする方法により作製される発光ダイオ ードのチップ単体の斜視図である。

【0057】レジスト膜のマスクを用いた場合は、サフ ァイア基板全面がドライエッチング前の基板より薄くな る。一方、メタルマスクを用いた場合は、チップ裏面中 央部のサファイア基板の厚みは、ほぼドライエッチング 前の基板の厚みのまま、基板分離箇所近傍に相当する外 周領域のみが薄くなる。

【0 0 5 8】 上述の実施の形態では、分離の際にスクラ に、3.8 Vの順方向電圧をかけることで、200μW 10 イバーを使用しているが、ダイサーを用いた従来のチッ プ分離方法を用いることも可能である。しかし、実施の 形態に示すように、基板分離箇所の基板の厚みが薄い程 割り易いので、スクライバーによる分離法がより簡易で 確実な方法といえる。

> 【0059】上述の実施の形態では、サファイア基板上 にp-GaN膜とn-GaN膜の積層膜で構成する青色 発光ダイオードのチップを作製する例について述べてい るが、これに限らず、サファイア基板上にGaN系化合 物半導体層によるヘテロエピタキシャル層を有する半導 とができる。

> 【0060】例えば、GaN系化合物半導体層として は、上述したGaN膜に限られず、InGaN、または AlGaN膜等の一般にGaxInvAlzN(X+Y+Z= 1) で示される化合物半導体層であってもよい。また、 2層構造に限らずさらに多層構造であっても良い。ダイ オードのみならずトランジスタ構造を作製する場合も有 効である。

【0061】また、サファイア基板をドライエッチング 【0054】一方、分離溝18は、スクライブラインを 30 する際に用いるレジストは、ポジ型のレジストに限られ ない。ネガ型のレジストを始め、種々の市販のフォトレ ジストを用いることができる。

> 【0062】以上、実施の形態に沿って本発明を説明し たが、本発明は、これらに制限されるものではない。例 えば、種々の変更、改良、組み合わせ等が可能なことは 当業者に自明であろう。

#### [0 0 6 3]

【発明の効果】本発明によれば、サファイア基板の裏面 に予めドライエッチング法を用いて、分離溝を形成し、

チップ分離が容易となり、チップ分離工程における歩留 まりを上げることができる。

【0064】また、チップ分離工程に伴う素子へのスト レスやクラック等に起因する素子特性の劣化の問題を改 善できる。

#### 【図面の簡単な説明】

【図1】本発明の実施の形能であるGaN系の発光層を 用いた発光ダイオードのチップ作製工程を説明する各工 程における装置の断面図である。

(6)

【図3】本発明の実施の形態であるGaN系の発光層を 用いた発光ダイオードのチップ作製工程を説明する各工 程における装置の断面図である。

【図4】本発明の実施の形態の方法で作製されるGaN系の発光層を用いた発光ダイオードのチップの斜視図である。

【符号の説明】

11・・・サファイア基板

12···n-GaN膜 13···p-GaN膜

1 4・・・S i O₂膜 1 5・・・レジスト膜


15・・・レンスト辰 16a、16b・・・電極


17・・・レジスト膜


1 8 ・・・分離溝

19・・・スクライブライン


# 【図1】










# 【図2】



















# 【図4】





# フロントページの続き

# (72)発明者 石松 純夫

神奈川県川崎市幸区堀川町72番地 株式会 社東芝川崎事業所内

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-027769

(43)Date of publication of application: 27.01.1998

(51)Int.Cl.

H01L 21/301 H01L 27/12 H011 33/00

(21)Application number: 08-180913

(22)Date of filing:

10 07 1996

(71)Applicant: TOSHIBA CORP

(72)Inventor: NITTA KOICHI

OKAZAKI HIROHIKO WATANABE YUKIO


ISHIMATSU SUMIO

# (54) SEMICONDUCTOR CHIP AND MANUFACTURE THEREOF

(57)Abstract:

PROBLEM TO BE SOLVED: To enable a process where a substrate is divided into chips to be improved in yield in a manufacturing process where a semiconductor chip possessed of a gallium nitride compound semiconductor layer formed on the surface of a sapphire substrate is manufactured.

SOLUTION: In a manufacturing method where a semiconductor chip possessed of a gallium nitride compound semiconductor laver is manufactured, isolating grooves 18 are formed on the rear of a sapphire substrate 11 through dry etching, and the sapphire substrate 11 is divided into chips at the isolating grooves 18. The substrate 11 may be divided after a scribing line is provided to each of the grooves 18. Dry etching is employed, so that a grooving process can be carried out high in vield. A substrate can be lessened in thickness at a substrate dividing part, so that the substrate can be easily divided, and a chip separating process can be improved in yield.



#### LEGAL STATUS

[Date of request for examination]

11 09 2000 03 09 2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection

Date of requesting appeal against examiner's decision